在上海举办的IEEE国际电路与系统研讨会（ISCAS 2026）上，华为半导体业务部总裁何庭波以主旨演讲形式首次提出"韬（τ）定律"，主张通过"时间缩微"重构半导体技术演进路径。这一突破性理论将时间常数τ作为核心优化指标，试图打破传统几何缩微模式面临的物理与经济双重瓶颈。
根据何庭波团队在中国科学院科技论文预发布平台发表的《多层电子系统时间缩微理论》研究，自1960年代以来，摩尔定律通过持续缩小晶体管尺寸实现性能跃升，但当制程突破5纳米后，量子隧穿效应导致的漏电流激增、光刻成本指数级攀升等问题，使传统路径遭遇不可逾越的障碍。新理论提出以压缩信号传播时延替代面积缩减，通过优化电子系统的时间维度参数提升集成度。
华为披露的实践数据显示，过去六年基于该理论已重新设计381款芯片，覆盖智能手机、AI计算、汽车电子等八大领域。其中逻辑折叠技术作为核心突破，将于2026年秋季在新一代麒麟芯片实现完整应用，预计可使晶体管等效密度达到1.4纳米制程水平。这项技术通过三维堆叠与信号路径重构，在相同物理尺寸下实现算力三倍提升。
作为华为半导体体系的关键缔造者，何庭波的学术背景与职业轨迹备受关注。这位1969年生于长沙的工程师，拥有北京邮电大学半导体物理与通信工程双硕士学位，1996年加入华为后历任芯片开发、架构设计、供应链管理等核心岗位，主导创建海思半导体与2012实验室。在其带领下，华为构建起涵盖SoC设计、光电集成、3D封装等12大技术领域的完整体系，形成麒麟、鲲鹏、昇腾等六大处理器产品线。
值得关注的是，华为此次选择将核心研究成果首发于中国本土预印本平台ChinaXiv，而非国际学术界通用的arXiv。行业分析人士指出，这种转变折射出中国半导体领域正在构建独立的技术传播体系。过去两年间，华为已累计在ChinaXiv发布27篇前沿论文，涉及EDA工具、先进封装等关键领域，形成与西方学术体系并行的技术话语平台。
技术演进路径的变革正在产生实质性影响。华为半导体业务支撑的终端、云、车等六大业务板块，近三年累计实现专利交叉授权收入超40亿美元。采用新设计方法的芯片产品，在制程工艺落后两代的情况下，仍能保持与国际顶尖产品90%以上的性能比对，这种"时间换空间"的策略正在重塑行业竞争规则。